Universidade São Judas Tadeu

Atividade A1 — Exploração Digital

Nome: Matheus Henrique da Silva

Curso/turma: Exploração Digital

Professor(a): Vitor Alex

Data: 14 / 10 / 2026

Resolução das questões da atividade.

Q1. Analógico e digital

Um sinal analógico varia de forma contínua e pode assumir muitos valores, como o som captado por um microfone ou a temperatura medida por um sensor. Um sinal digital usa valores separados, normalmente 0 e 1, como ocorre no processamento de dados pelos computadores.

Os computadores utilizam sinais digitais porque os circuitos conseguem distinguir os estados 0 e 1 com confiabilidade. Isso facilita processar, armazenar e copiar informações. Sons e medidas do mundo real podem ser convertidos de analógico para digital.

Q2. Organização dos computadores — modelo de Von Neumann

No modelo de Von Neumann, dados e instruções ficam armazenados na mesma memória. O processador busca as instruções, interpreta o que deve fazer e executa as operações.

Componente	**Função**
Memória	Armazena dados e instruções.
Unidade de Controle (UC)	Coordena as etapas e envia sinais de controle.
ULA	Executa operações aritméticas e lógicas.
Registradores	Guardam temporariamente dados e resultados no processador.
Entrada e saída	Permitem receber dados e apresentar resultados.
Barramentos	Transportam dados, endereços e sinais de controle.

O ciclo básico é buscar, decodificar e executar a instrução. Um limite conhecido é o gargalo de Von Neumann: dados e instruções compartilham o caminho de comunicação com a memória.

Q3. Ciclo de instrução

ADD R1, A, B: considerando que a instrução soma os valores de A e B e guarda o resultado em R1.

Etapa	**O que acontece**
Busca	O processador busca a instrução na memória.
Decodificação	Identifica a operação ADD e os operandos A e B.
Leitura	Obtém os valores de A e B.
Execução	A ULA calcula A + B.
Gravação	O resultado é armazenado em R1.

MOV R1, A: copia o valor de A para R1.

Etapa	**O que acontece**
Busca	O processador busca a instrução MOV.
Decodificação	Identifica A como origem e R1 como destino.
Leitura	Obtém o valor armazenado em A.
Transferência	O valor é encaminhado para R1.
Gravação	O valor é guardado em R1; A permanece inalterado.

Q4. Pipeline

Pipeline é uma técnica em que etapas de instruções diferentes podem ocorrer ao mesmo tempo. Por exemplo, enquanto uma instrução é executada, outra pode ser decodificada e uma terceira buscada.

A vantagem é aumentar a quantidade de instruções concluídas em determinado período. Podem ocorrer conflitos quando uma instrução depende do resultado de outra, quando há desvios ou quando duas etapas precisam do mesmo recurso. Esses casos podem causar esperas e reduzir o ganho de desempenho.

Q5. Conversão de bases numéricas

Decimal	Binário	Octal	Hexadecimal
4034 (base 10)	111111000010 (base 2)	7702 (base 8)	FC2 (base 16)
1978 (base 10)	11110111010 (base 2)	3672 (base 8)	7BA (base 16)
492 (base 10)	111101100 (base 2)	754 (base 8)	1EC (base 16)
2879 (base 10)	101100111111 (base 2)	5477 (base 8)	B3F (base 16)

1) FC2 (base 16): F vale 15 e C vale 12. Assim, 15×16² + 12×16 + 2 = 3840 + 192 + 2 = 4034 (base 10). Em binário, F=1111, C=1100 e 2=0010, então FC2 = 111111000010 (base 2). Agrupando em trios: 111 111 000 010 = 7702 (base 8).

2) 1978 (base 10): dividindo sucessivamente por 2 e lendo os restos de baixo para cima, obtém-se 11110111010 (base 2). Em hexadecimal, 1978 = 7×16² + 11×16 + 10 = 7BA (base 16). Em octal, é 3672 (base 8).

3) 754 (base 8): 7×8² + 5×8 + 4 = 448 + 40 + 4 = 492 (base 10). Em binário, 7=111, 5=101 e 4=100, formando 111101100 (base 2). Agrupando em quatro bits: 0001 1110 1100 = 1EC (base 16).

4) 101100111111 (base 2): a soma dos valores das posições com 1 é 2048 + 512 + 256 + 32 + 16 + 8 + 4 + 2 + 1 = 2879 (base 10). Em octal, 101 100 111 111 = 5477 (base 8). Em hexadecimal, 1011 0011 1111 = B3F (base 16).

Q6. Tabelas-verdade e circuitos lógicos

Nesta resolução, a barra significa NOT (negação), o ponto significa AND, o sinal + significa OR e XOR é o OU exclusivo. A tabela segue as expressões impressas na folha.

a) S1 = NOT(A) AND B AND NOT(C) OR NOT[((NOT(B) AND C) XOR A) AND ((A AND C) OR B)]

A	B	C	S1
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0

Para desenhar o circuito, use inversores para as letras negadas. Monte o primeiro termo com AND. Para o segundo termo, faça NOT(B) AND C, aplique XOR com A, monte (A AND C) OR B, combine os resultados com AND e negue a saída. Por fim, use OR para juntar os dois termos.

b) S2 = NOT(A OR NOT(B) OR NOT(C)) OR (A AND B AND C) OR (A XOR C)

A	B	C	S2
0	0	0	0
0	0	1	1

A	B	C	S2
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

Para desenhar o circuito, inverta B e C, faça OR com A e negue a saída. Monte A AND B AND C com uma AND e A XOR C com uma XOR. Junte os três resultados com OR.

Q7. Análise dos circuitos lógicos

O círculo pequeno na saída de uma porta representa negação.

a) Primeiro circuito: X = NOT(NOT(A AND NOT(B) AND (NOT(B) OR C)) OR NOT(NOT(B) OR C)). Simplificando, X = A AND NOT(B).

A	B	C	X
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0

A saída é 1 quando A=1 e B=0. O valor de C não altera a saída.

b) Segundo circuito: X = (NOT(A OR NOT(B)) AND NOT(C)) OR NOT(A AND C).

A	B	C	X
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

A parte superior é uma porta NOR seguida de AND com NOT(C). A parte inferior é uma NAND com entradas A e C. As duas saídas são combinadas por OR.